"1/5/1"
DIALOG(R)File 347:JAPIO
(c) 2002 JPO & JAPIO. All rts. reserv.

04709913 \*\*Image available\*\*
DIGITAL SIGNAL TRANSMITTER

PUB. NO.: 07-030513 [ JP 7030513 A] PUBLISHED: January 31, 1995 (19950131)

INVENTOR(s): HIYAKUDAI TOSHIHISA

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 05-194151 [JP 93194151] FILED: 7541y 09, 1993 (19930709)

INTL CLASS: [6] H04J-011/00; H04L-027/20; H04L-027/22

JAPIO CLASS: 44.2 (COMMUNICATION -- Transmission Systems); 44.3

(COMMUNICATION -- Telegraphy)

## ABSTRACT

PURPOSE: To simplify the circuit configuration on a demodulator side remarkably by inserting sequentially a data group comprising the predetermined number of non-signal data to each data series of a time domain in a predetermined timing.

CONSTITUTION: A real part time series data group D7 and an imaginary part time series data group D8 outputted from an IDFT arithmetic operation circuit of a modulation section 41 are fed sequentially to a buffer memory circuit 42 (insert means). The circuit 42 stores sequentially the real time domain data forming the data group D7 fed from the circuit 7 and the imaginary time domain data from the data group 8 and adds L sets of non-signal data D40 to the stored data every time N-sets of the data are stored and provides the result in the lump repetitively. Then an additional real time domain data group D41 and an additional imaginary time domain data group D42 in which a valid signal period and a non-signal period are alternately arranged are formed and fed sequentially to a D/A converter circuit 8. Since arithmetic operation is performed in an accurate timing to each of the data series of the time domain, the circuit configuration of the demodulator side is simplified.

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出顧公開番号

# 特開平7-30513

(43)公開日 平成7年(1995)1月31日


(51) Int.Cl. <sup>6</sup> H 0 4 J	11/00	識別記号 A	庁内整理番号	FI			4	支術表示箇所
H04L	27/20 27/22	Z	9297 – 5K					
			9297 – 5 K	H04L	27/ 22		Z	
	_			審査請求	未請求	請求項の数 2	FD	(全 10 頁)
(21)出願番号		特願平5-194151		(71)出願人	000002185			
(22)出願日		平成5年(1993)7	月9日		東京都品	品川区北品川67	「目7看	<b>幹35号</b>
				(72)発明者	百代 俊久 東京都品川区北品川6丁目7番35号ソニー 株式会社内			
				(74)代理人	弁理士	田辺恵基		

### (54) 【発明の名称】 デイジタル信号伝送装置

## (57)【要約】

【目的】本発明は、直交周波数分割多重変調方式を用いたデイジタル信号伝送装置において、復調側の回路構成を格段的に簡易化しようとするものである。

【構成】変調側において伝送信号に所定のタイミングで 所定数無信号データでなるデータ群を順次挿入すること によつて当該伝送信号に所定周期で無信号区間を形成すると共に、復調側において当該伝送信号を2乗検波する ことによつて得られる当該伝送信号の包絡線波形に基づ いてタイミング信号を形成し、当該タイミング信号に基づいたタイミングで伝送信号を形成する複数の時間領域 の各データ系列に対して所定の演算式に基づく演算を順 次施すようにしたことにより、当該時間領域の各データ 系列に対して正確なタイミングで当該演算を施すことが でき、かくして簡易な回路構成で正確に伝送信号を復調 する復調側を形成することができる。従つて復調側の回 路構成を格段的に簡易化し得るデイジタル信号伝送装置 を実現できる。



#### 【特許請求の範囲】

【請求項1】互いに直交する複数の副搬送波にそれぞれ 重畳されて供給される周波数領域の各入力データ系列に 対して所定の演算式に基づく演算を順次施すことにより 上記周波数領域の各データ系列を一括して時間領域のデ ータ系列にそれぞれデイジタル変調すると共に、このと き得られた複数の上記時間領域のデータ系列に基づいて 伝送信号を形成する直交周波数分割多重変調方式のデイ ジタル信号伝送装置において、

上記時間領域の各データ系列に所定のタイミングで所定 10 数の無信号データでなるデータ群を順次挿入する無信号 データ挿入手段を具えることを特徴とするデイジタル信 号伝送装置。

【請求項2】変調側から供給される、所定のタイミング で所定数の無信号データでなるデータ群が順次挿入され た複数の時間領域のデータ系列でなる伝送信号に基づい て、上記複数の時間領域の各データ系列に対して所定の **演算式に基づく演算を順次施すことにより上記時間領域** の各データ系列を一括して周波数領域のデータ系列にそ れぞれ復調する直交周波数分割多重変調方式のデイジタ ル信号伝送装置において、

上記変調側から供給される上記伝送信号を2乗検波する ことによつて得られる上記伝送信号の包絡線波形を包絡 線波形信号として出力する無信号区間検出手段と、

上記無信号検出手段から供給される上記包絡線波形信号 に基づいて上記包絡線波形信号と同期したタイミング信 号を生成して出力するタイミング信号発生手段とを具 え、上記タイミング信号に基づいたタイミングで上記演 算を上記時間領域の各データ系列に施すことを特徴とす るデイジタル信号伝送装置。

# 【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

産業上の利用分野

従来の技術(図5)

発明が解決しようとする課題(図5)

課題を解決するための手段(図1~図4)

作用(図1~図4)

実施例 (図1~図4)

発明の効果

 $f = \frac{1}{T}$ 

\* [0002]

【産業上の利用分野】本発明はデイジタル信号伝送装置 に関し、例えば直交周波数分割多重方式を用いたデイジ タル信号伝送装置に適用して好適なものである。

2

[0003]

【従来の技術】近年デイジタル放送の分野には、入力情 報系列にDFT (Discrete Fourier Transfoorm ) 演算を 施すことによつてお互いに直交する数十~数百本の搬送 波を一括してデイジタル変調(例えばBPSK (Binary Pha se Shift Keying ) , QPSK (Quadrature Phase Shift K eying) 及び16-QAM (Quadrature amplitude modulat ion ) 等) する、いわゆる直交周波数分割多重変調方式 が提案されており、これにより伝送誤りを起こすマルチ パス、フエージングの影響を低減させて高品位な情報を 伝送し得るようになされている。この種の直交周波数分 割多重変調方式を用いたデイジタル信号伝送装置では、 送信側の変調部及び受信側の復調部がそれぞれ例えば図 5に示すように形成されている。

【0004】すなわちデイジタル信号伝送装置1では、 20 変調部2のデータ入力端子3に順次供給される所定ビツ ト単位でなる周波数系列の入力データD1をシリアル-パラレル変換回路4において互いに直交する実数部(1 軸) データD2及び虚数部(Q軸) データD3に順次分 配した後これらをそれぞれM個ごとにマルチプレクサ回 路5に順次送出する。

【0005】このときマルチプレクサ回路5には信号入 カ端子6を介してダミーデータ(無入力) D4が順次供 給されている。かくして当該マルチプレクサ回路5は、 供給される当該M個の実数部データD3とK個のダミー 30 データD4とからN (=M+K) 個のデータでなるデー 夕群(以下これを実数部データ群D5と呼ぶ)を形成し てこれをIDFT演算回路7に順次送出すると共に、供給さ れるM個の虚数部データD2とK個のダミーデータD4 とからN(=M+K)個のデータでなるデータ群(以下 これを虚数部データ群D6と呼ぶ)を形成してこれをID FT演算回路 7 に順次送出する。

【0006】IDFT演算回路7においては、実数部データ 群D5及び虚数部データ群D6をそれぞれ次式

【数1】

但し、T〔sec〕は直交周波数分割多重変調方法のシンボルレート

..... (1)

で与えられる f (Hz) おきの周波数系列として当該実数

れNポイントの離散的フーリエ逆変換 (IDFT: Inverse 部データ群D5及び虚数部データ群D6に対してそれぞ 50 Discrete Pourier Transform) 演算を施すことにより当 該実数部データ群D5及び虚数部データ群D6をそれぞ れ時間系列でなる実数部時間系列データ群D7及び虚数 部時間系列データ群D8に変換し、これらをデイジタル アナログ変換回路8に送出する。

【0007】デイジタルアナログ変換回路8は、実数部 時間系列データ群D7及び虚数部時間系列データ群D8 をそれぞれアナログ変換した後これらをそれぞれアナロ グ実数部時間系列信号S9及びアナログ虚数部時間系列 信号S10として第1の掛算回路9及び第2の掛け算回 路10にそれぞれ送出する。このとき第1の掛算回路9 には搬送波発振回路11から所定周波数の搬送波が搬送 波信号S11として順次供給されると共に、第2の掛算 回路10には搬送波発振回路11から出力された当該搬 送波がπ/2移相回路12においてπ/2だけ位相が移 相された後 π/2移相搬送波信号 S12として順次供給 されている。

[0008] かくして第1の掛算回路9はアナログ実数 部時間系列信号S9と搬送波信号S11とを乗算し、得 られた演算結果を [データ信号S13として加算回路1 数部時間系列信号S10とπ/2移相搬送波信号S12 とを乗算し、得られた演算結果をQデータ信号S14と して加算回路13に送出する。

【0009】加算回路13はIデータ信号S13とQデ ータ信号S14とを加算し、かくして得られた演算結果 を変調信号S15として伝送路を14介して復調部20 に送出する。復調部20においては、当該変調信号S1 5を信号入力端子(図示せず)において受け、当該変調 信号S15をI軸成分及びQ軸成分の2系統に分け、こ 21として第1の掛算回路21及び第2の掛算回路22 にそれぞれ入力する。

【0010】この場合当該第1の掛算回路21には復調 用搬送波発振回路23から変調部2の搬送波S11と等 しい周波数の復調用の搬送波(以下これを復調用搬送波 と呼ぶ)が復調用搬送波信号S22として順次供給され ると共に、第2の掛算回路22には当該復闘用搬送波発 振回路23から出力された当該復調用搬送波信号S22 int m / 2 移相回路 2 4 において n / 2 移相された後 n / 22移相復調用搬送波信号S23として順次供給されてい 40 ず)に送出する。 る。かくして第1の掛算回路21は I 軸受信信号S20 と復調用搬送波信号S22とを乗算し、得られた演算結 果を I 軸ペースパンド信号S 2 4 としてアナログデイジ タル変換回路25に送出すると共に、第2の掛算回路2 2はQ軸受信信号S21とπ/2移相復調用搬送波信号 S23とを乗算し、得られた演算結果をQ軸ペースパン ド信号S25としてアナログデイジタル変換回路25に 送出する。

【0011】アナログデイジタル変換回路25において

変換することによりT (SEC ) ごとのN個の時間領域デ ータでなる I 軸時間領域データ群D 2 6 を得、これをDF T 演算回路26に順次送出すると共に、Q軸ペースパン ド信号S25をアナログデイジタル変換することにより T (SEC ) ごとのN個の時間領域データでなるQ軸時間 領域データ群D27を得、これをDFT 演算回路26に順 次送出する。

【0012】DFT 演算回路26は、I 軸時間領域データ 群D26を形成するN個の各時間領域データに対して順 次離散的フーリエ変換(DFT : Discrete Fourier Trans form) 演算を施すことによりN個の周波数領域データで なるI軸周波数領域データ群D28を得、これをマルチ プレクサ回路27に順次出力する。同様にして当該DFT 演算回路26は、Q軸時間領域データ群D26を形成す るN個の各時間領域データに対して順次離散的フーリエ 変換演算を施すことによりN個の周波数領域データでな るQ軸周波数領域データ群D28を得、これをマルチプ レクサ回路27に順次出力する。

【0013】マルチプレクサ回路27は、それぞれ I 軸 3に送出すると共に、第2の掛算回路10はアナログ虚 20 周波数領域データ群D28を形成するN個の周波数領域 データをM個の有効データ(実数部データ)とK個のダ ミーデータとに分別し、M個の有効データでなる I 軸有 効データ群D30をパラレルシリアル変換回路29に順 次送出する。またこのとき当該マルチプレクサ回路27 はダミーデータをダミーデータ出力端子28に送出し、 これにより当該ダミーデータを当該復調部20外に順次 排出する。同様にしてマルチプレクサ回路27は、それ ぞれQ軸周波数領域データ群D29を形成するN個の周 波数領域データをM個の有効データ(虚数部データ)と る虚数部データ群D31をパラレルシリアル変換回路2 9に順次送出する。またこのとき当該マルチプレクサ回 路27はダミーデータをダミーデータ出力端子28に送 出し、これにより当該ダミーデータをこの復調部20外 に排出する。

> 【0014】かくしてパラレルシリアル変換回路29 は、実数部データ群D30及び虚数部データ群D31に 基づいて最終的なシリアルな復調データD32を形成 し、これを出力端子30から続く回路プロツク(図示せ

[0015]

【発明が解決しようとする課題】ところで上述のように 直交周波数分割多重変調方式では、変調過程で入力デー タD1に対して離散的フーリエ逆変換演算を施している ために、復闘過程で変調信号S14から変調部2と同期 させるための復調用搬送波の周波数のほかにNポンイト の離散的フーリエ変換演算を施すための信号区間(以下 これをDFT 区間と呼ぶ)を探す必要がある。ところが、 現在では当該DFT 区間を簡単に探し出す方法が提案され は、I 軸ベースパンド信号S 2 4 をアナログデイジタル 50 ておらず、従つて当該DFT 区間を簡単に探し出す得るよ

うにできればこのようなデイジタル信号伝送装置1の復 調側の回路構成をより簡易化し得るものと考えられる。

【0016】本発明は以上の点を考慮してなされたもの で、直交周波数分割多重変調方式を用いたデイジタル信 号伝送装置において、復調側の回路構成を格段的に簡易 化し得るデイジタル信号伝送装置を提案しようとするも のである。

## [0017]

【課題を解決するための手段】かかる課題を解決するた め本発明においては、互いに直交する複数の副搬送波に 10 それぞれ重畳されて供給される周波数領域の各入力デー タ系列D5、D6に対して所定の演算式に基づく演算を 順次施すことにより周波数領域の各データ系列D2、D 3を一括して時間領域のデータ系列D7、D8にそれぞ れデイジタル変調すると共に、このとき得られた複数の 時間領域のデータ系列D7、D8に基づいて伝送信号S 47を形成する直交周波数分割多重変調方式のデイジタ ル信号伝送装置において、時間領域の各データ系列D 7、D8に所定のタイミングで所定数の無信号データD 段42を設けた。

【0018】また本発明においては、変調側41から供 給される、所定のタイミングで所定数の無信号データD 40でなるデータ群が順次挿入された複数の時間領域の データ系列D56、D57でなる伝送信号S47に基づ いて、複数の時間領域の各データ系列D56、D57に 対して所定の演算式に基づく演算を順次施すことにより 時間領域の各データ系列D56、D57を一括して周波 数領域のデータ系列D60、D61にそれぞれ復調する 直交周波数分割多重変調方式のデイジタル信号伝送装置 30 において、変闘側41から供給される伝送信号S47を 2乗検波することによつて得られる伝送信号S47の包 絡線波形を包絡線波形信号S82として出力する無信号 区間検出手段70と、無信号検出手段70から供給され る包絡線波形信号S82に基づいて包絡線波形信号S8 2と同期したタイミング信号S83を生成して出力する タイミング信号発生手段71とを設け、タイミング信号 S83に基づいたタイミングで演算を時間領域の各デー 夕系列D56、D57に施すようにした。

### [0019]

【作用】第1の発明では、時間領域の各データ系列D 7、D8に所定のタイミングで所定数の無信号データD 40でなるデータ群を順次挿入するようにしたことによ り、伝送信号S47に所定のタイミングで無信号区間を 順次形成することができる。

【0020】また第2の発明では、変調側41から供給 される伝送信号S47を2乗検波することによつて得ら れる当該伝送信号S47の包絡線波形に基づいてタイミ ング信号S83を形成し、当該タイミング信号S83に 基づいたタイミングで伝送信号S47を形成する複数の 50 時間領域の各データ系列D56、D57に対して所定の 演算式に基づく演算を順次施すようにしたことにより、 当該時間領域の各データ系列D56、D57に対して正 確なタイミングで当該演算を施すことができる。

#### [0021]

【実施例】以下図面について、本発明の一実施例を詳述 する。

【0022】図5との対応部分に同一符号を付して示す 図1において、デイジタル信号伝送装置40では変調部 41のIDFT演算回路から出力された実数部時間系列デー タD7及び虚数部時間系列データD8が順次FIFO (Firs t-In First-Out) 型のパツフアメモリ回路42に送出さ れる。このとき当該バツフアメモリ回路42には無信号 データ入力端子43を介して無信号データD40が順次 供給されている。

【0023】かくしてパツフアメモリ回路42は、IDFT 演算回路7から供給される実数部時間系列データ群D7 を形成する実時間領域データを順次蓄えて行くと共に、 当該実時間領域データをN個蓄えるごとにL個の無信号 40でなるデータ群を順次挿入する無信号データ挿入手 20 データD40を付加してこれらを一括して出力すること を繰り返すことにより、図3(A)に示すようなN個の 実時間領域データでなる有効信号区間T1及びL個の無 信号データD40でなる無信号区間T2が交互に並んだ 付加実時間領域データ群D41を形成し、これをデイジ タルアナログ変換回路8に順次送出する。同様にして当 該パツフアメモリ回路は、IDFT演算回路7から供給され る虚数部時間系列データ群D8を形成する虚時間領域デ ータを順次蓄えて行くと共に、当該虚時間領域データを N個蓄えるごとにL個の無信号データD40を付加して これらを一括して出力することを繰り返すことにより、 付加実時間領域データ群D41と同様に有効信号区間T 1及び無信号区間T2が順次交互に並んだ付加虚時間領 域データ群D42を形成し、これをデイジタルアナログ 変換回路8に順次送出する。

> 【0024】デイジタルアナログ変換回路8において は、付加実時間領域データ群D41及び付加虚時間領域 データ群D42をそれぞれデイジタルアナログ変換する ことにより、図3 (B) に示すような有効信号区間T3 及び無信号区間T4が交互に並んだ付加実時間領域デー 40 タアナログ信号S43及び付加虚時間領域データアナロ グ信号S44を形成し、これらをそれぞれ第1及び第2 の掛算回路9及び10に送出する。第1の掛算回路9は 付加実時間領域データアナログ信号S43と搬送波発振 回路11から供給される搬送波信号S11とを乗算し、 得られた演算結果をIデータ信号S45として加算回路 13に送出すると共に、第2の掛算回路10は付加虚時 間領域データアナログ信号S44とπ/2移相搬送波信 号S12とを乗算し、得られた演算結果をQデータ信号 S46として加算回路13に送出する。

【0025】加算回路13はIデータ信号S45とQデ

20

ータ信号S46とを加算し、かくして得られた演算結果 を変調信号S47として信号出力端子44及び伝送路1 4を介して復調部50に送出する。復調部50において は、図5との対応部分に同一符号を付した図3に示すよ うに、信号入力端子51に供給される変調信号S47を 可変利得増幅回路52を介して I 軸成分及びQ軸成分に 分配し、これらをそれぞれ I 軸受信信号S50及びQ軸 受信信号S51として第1の掛算回路21及び第2の掛 算回路22にそれぞれ入力する。

[0026] このとき第1の掛算回路21にはコスタス 10 ループ部53の電圧制御発振回路54から変調部41の 搬送波信号S11と等しい周波数の復調搬送波が復調搬 送波信号S52として順次供給されると共に、第2の掛 算回路22には電圧制御発振回路54から出力された当 該復調搬送波信号S52がπ/2移相回路24において π/2移相された後π/2移相復調搬送波信号S53と して順次供給されている。かくして第1の掛算回路21 はⅠ軸受信信号S50と復調搬送波信号S52とを乗算 し、得られた演算結果を I 軸ベースパンド信号S 5 4 と してアナログデイジタル変換回路25に送出すると共 に、第2の掛算回路22はQ軸受信信号S51とπ/2 移相復調搬送波信号S53とを乗算し、得られた演算結 果をQ軸ペースパンド信号S55としてアナログデイジ タル変換回路25に送出する。

【0027】アナログデイジタル変換回路25において は、 I 軸ペースパンド信号S 5 4をアナログデイジタル 変換することによつてN個の時間領域データ及びL個の 無信号データでなる I 軸時間領域データ群D56を得、 これをFIFO型のパツフアメモリ回路55に送出する。同 様にしてアナログデイジタル変換回路25は、Q軸ベー 30 スパンド信号S54をアナログデイジタル変換すること によつてN個の時間領域データ及びL個の無信号データ でなるQ軸時間領域データ群D57を得、これをパツフ アメモリ回路55に送出する。

【0028】パツフアメモリ回路55は、I軸時間領域 データ群D56の各データを順次蓄えると共に、L個の 無信号データを除いたN個の時間領域データだけでなる I 軸有効区間データ群D58を1フレームごとに順次DF T 演算回路26に送出する。同様にしてパツフアメモリ 回路55は、Q軸時間領域データ群D57の各データを 40 順次蓄えると共に、L個の無信号データを除いたN個の 時間領域データだけでなるQ軸有効区間データ群D59 を1フレームごとに順次DPT 演算回路26に送出する。

【0029】DFT 演算回路26は、1フレームの I 軸有 効区間データ群D58ごとにNポイントの離散フーリエ 変換演算を施すことにより当該 I 軸有効区間データ群D 58を形成する各時間領域データを順次周波数系列のデ ータに順次復調し、かくして得られたN個ごとの周波数 系列のデータでなるデータ群(以下これを実数部データ 群D60と呼ぶ)をマルチプレクサ回路27に順次送出 50

する。同様にしてDFT 演算回路26は、1フレームのQ 軸有効区間データ群D59ごとにNポイントの離散フー リエ変換演算を施すことにより当該Q軸有効区間データ 群D59を形成する各時間領域データを順次周波数系列 のデータに順次復調し、かくして得られたN個ごとの周 波数系列のデータでなるデータ群(以下これを虚数部デ ータ群D61と呼ぶ)をマルチプレクサ回路27に順次 送出する。

【0030】マルチプレクサ回路27は、実数部データ 群D60の各フレームごとにN個の周波数データの中か らM個の有効データ(すなわち実数部データ)D62を 順次抽出してこれをパラレルシリアル変換回路29に送 出すると共に、残りのK個のダミーデータをダミーデー 夕出力端子28を介して当該復調部50外に順次排出す る。同様にしてマルチプレクサ回路27は、虚数部デー 夕群D61の各フレームごとにN個の周波数データの中 からM個の有効データ(すなわち虚数部データ)D63 を順次抽出してこれをパラレルシリアル変換回路29に 送出すると共に、残りのK個のダミーデータをダミーデ ータ出力端子28を介して当該復調部50外に順次排出

【0031】かくしてパラレルシリアル変換回路29 は、有効データD62及びD63に基づいて最終的なシ リアルな復調データD64を形成し、これを出力端子3 0に送出するようになされている。

【0032】実際上このデイジタル信号伝送装置40で は、復調部50の第1及び第2の掛算回路21及び22 に変調部41の搬送波S11の周波数と等しい周波数の 復調搬送波信号S52を供給する手段として、DFT 演算 回路26から出力された実数部データ群D61及び虚数 部データ群D61をコスタスループ部53の位相誤差演 算回路60に送出するようになされている。位相誤差演 算回路60は、変調信号S47と電圧制御発振回路54 から出力される復調搬送波信号S52との位相誤差を検 出し、検出結果を誤差信号S70としてデイジタルアナ ログ変換回路61、増幅回路62を通して電圧制御発振 回路54に送出する。

【0033】電圧制御発振回路54は当該誤差信号S7 0に基づいて変調信号S47と復調搬送波信号S52と の位相が一致するように(すなわち変調信号S47及び 復調搬送波信号S52が同期するように)復調搬送波信 号S52の位相を調整し、かくして変調部41の搬送波 S11の周波数と等しい周波数の復調搬送波信号S52 を第1及び第2の掛算回路21及び22に送出し得るよ うになされている。またこのデイジタル信号伝送装置 4 0では、アナログデイジタル変換回路25、パツフアメ モリ回路55及びDFT 演算回路26が動作するタイミン グを制御する手段として、可変利得増幅回路52におい て増幅した変調信号S47を増幅変調信号S80として 2 乗検波回路構成の無信号区間検出回路部70に送出す

るようになされている。

【0034】無信号区間検出回路部70は、当該増幅変 調信号S80に基づいて当該増幅変調信号S80が所定 の演算式で与えられる所定の信号レベルとなるような制 御信号S81を可変利得増幅回路52に順次送出するこ とにより当該可変利得増幅回路52の利得を調整すると 共に、当該増幅変調信号S80を2乗検波することによ りデータが含まれている有効区間 (DFT 区間) と無信号 区間とを示す包絡波形を得、これを包絡波形信号S82 として位相同期ループ (PLL : Phase-Locked Loop ) 回 路71に送出する。位相同期ループ71は、包絡波形信 号S82に基づいてタイミング信号S83を生成し、こ れをアナログデイジタル変換回路25、パツフアメモリ 回路55及びDPT 演算回路26にそれぞれ送出する。

【0035】これにより当該デイジタル信号伝送装置4 0では、アナログデイジタル変換回路25が当該タイミ ング信号S83に基づいてI軸ペースパンド信号S54 及びQ軸ペースパンド信号S55をそれぞれアナログデ イジタル変換し、パツフアメモリ回路55が当該タイミ S56及びアナログQ軸ベースパンド信号S57の有効 区間だけをDFT 演算回路26に送出すると共に、当該DF T 演算回路26が当該タイミグ信号S83に基づいてDF T 演算を実行するようになされている。

【0036】この実施例の場合、無信号区間検出回路部 70及び位相同期ループ回路71においては図4に示す ような回路構成を有し、可変利得増幅回路52(図3) から出力された増幅変調信号S80が無信号区間検出回 路部70の信号入力端80を介して掛算回路81の第1 及び第2の信号入力端に供給される。掛算回路81は増 30 幅変調信号S80同士を乗算し、演算結果として得られ た当該増幅変調信号S80の2乗波形を増幅変調2乗波 形信号S90として積分回路82に送出する。

【0037】積分回路82においては、増幅変調2乗波 形信号S90を積分することによつて増幅変調信号S8 0 の有効区間及び無信号区間を示す当該増幅変調2乗波 形信号S90の包絡線波形を得、これを制御信号S81 として増幅回路を介して可変利得増幅回路52(図3) に送出すると共に包絡波形信号S82として位相同期ル ープ回路71の位相比較回路90に送出する。この場合 当該位相同期ループ71では、電圧制御発振回路91か ら出力される再生クロツク信号S100に基づいて分周 回路92がタイミング信号S83を生成してこれをアナ ログデイジタル変換回路25、パツフアメモリ回路55 及びDFT 演算回路26 (図3) にそれぞれ出力すると共 に、変調信号S47の各フレームの区切りに対応させて 発生させたクロツクパルスでなる再生フレーム区間信号 S101を生成してこれを位相比較回路90に送出する ようになされている。

【0038】かくして位相比較回路90は、再生フレー 50 6を正確に動作させることができ、かくして復調側の回

ム区間信号S101と包絡波形信号S82との位相を比 較することによつて当該包絡波形信号S82及び再生フ レーム区間信号S101間の位相誤差を得、当該位相誤 差をなくすような(すなわち包絡波形信号S82及び再 生フレーム区間信号S101が同期するような) 位相誤 差信号S102を生成してこれを積分回路93及び増幅 回路94を介して電圧制御発振回路91に送出する。

10

【0039】電圧制御発振回路91は、当該位相誤差信 号S102に基づいて再生クロツク信号S90の周波数 を調整し、これによりタイミング信号S83を包絡波形 信号S82に同期させる。従つてこのデイジタル信号伝 送装置40では、当該タイミング信号S83が包絡波形 信号S82と同期することにより当該タイミング信号S 83は増幅変調信号S80やパツフアメモリ回路55 (図3) に供給されるアナログ I 軸ペースパンド信号S 56及びアナログQ軸ペースパンド信号S57並びにDF T 演算回路26 (図3) に供給される I 軸ベースパンド 有効区間信号S58及びQ軸ペースパンド有効区間信号 S59とも同期し、これにより位相同期ループ回路71 グ信号S83に基づいてアナログI軸ベースパンド信号 20 がパツフアメモリ回路55及びDFT 演算回路26が正確 に動作するようなタイミング信号S83を出力し得るよ うになされている。

> 【0040】以上の構成において、当該デイジタル信号 伝送装置40の復調部50(図3)では2乗検波回路構 成の無信号区間検出回路部70において変調部41から 供給される変調信号S47を2乗した後積分することに より、当該変調信号S47の有効信号区間と無信号区間 を示す包絡線を得られ、この結果当該包絡線から容易に 離散的フーリエ変換演算を施すための有効区間 (DFT 区 間)を見つけ出すことができる。またこのとき当該デイ ジタル信号伝送装置40では、復調部50の再生クロツ クを当該包絡線に基づいて形成された制御信号S81と 同期させることによりパツフアメモリ回路55及びDFT 演算回路26を正確に動作させることができる。

> 【0041】以上の構成によれば、直交周波数分割多重 変調方式のデイジタル信号伝送装置において、変調部4 1 ではIDFT演算回路 7 から出力される実時間領域データ 及び虚時間領域データのそれぞれN個ごとにL個の無信 号データをそれぞれ付加することによつて変調信号S4 7に無信号区間を形成すると共に、復調部50では当該 変調信号S47を2乗検波することによつて当該変調信 母S47の有効区間を検出し、当該検出結果に基づいて 変調信号S47と同期させたタイミング信号S83を生 成して当該タイミング信号S83に基づいてDFT 演算回 路26を動作させるようにしたことにより、復調部50 では図5に示す従来の復調部20に無信号区間検出回路 部70及び位相同期ループ回路71を付加しただけの簡 易な回路構成で変調信号S47の有効区間 (DFT 区間) を確実に見つけ出すことができると共にDFT 演算回路 2

-88-

11

路構成を格段的に簡易化し得るデイジタル信号伝送装置 を実現できる。

【0042】なお上述の実施例においては、本発明を直交周波数分割多重変調方式のうち離散的フーリエ変換を用いたデイジタル信号伝送装置40に適用した場合について述べたが、本発明はこれに限らず、例えば高速フーリエ変換を用いたデイジタル信号伝送装置に適用するようにしても良く、この他種々の周波数系列の信号として入力するデイジタルデータを時間系列の信号に符号化する直交周波数分割多重変調方式のデイジタル信号伝送装 10 置に適用し得る。

#### [0043]

【発明の効果】上述のように第1の発明によれば、直交 周波数分割多重変調方式のデイジタル信号伝送装置において、変調側では、復調側に送出する伝送信号を形成する複数の時間領域の各データ系列に所定のタイミングで 所定数の無信号データでなるデータ群を順次挿入するようにしたことにより、当該伝送信号に所定のタイミング で無信号区間を順次形成することができ、かくして復調 側に当該無信号区間を目印としするタイミングで当該複 20 数の時間領域の各データ系列を正確に復調させることが できる。

【0044】また第2の発明によれば、伝送信号に所定のタイミングで所定数無信号データでなるデータ群を順次挿入することによつて当該伝送信号に所定周期で無信号区間を形成した直交周波数分割多重変調方式のデイジタル信号伝送装置において、変調側から供給される伝送信号を2乗検波することによつて得られる当該伝送信号の包絡線波形に基づいてタイミング信号を形成し、当該タイミング信号に基づいたタイミングで伝送信号を形成する複数の時間領域の各データ系列に対して所定の演算

式に基づく演算を順次施すようにしたことにより、当該時間領域の各データ系列に対して正確なタイミングで当該演算を施すことができ、かくして簡易な回路構成で正確に伝送信号を復調する復調側を形成することができる。従つて復調側の回路構成を格段的に簡易化し得るデイジタル信号伝送装置を実現できる。

12

## 【図面の簡単な説明】

【図1】実施例によるデイジタル信号伝送装置の変調部 を示すプロック図である。

7 【図2】実施例によるデイジタル信号伝送装置の復調部を示すプロック図である。

【図3】パツフアメモリ回路及びデイジタルアナログ変 換回路から出力される出力信号の説明に供する波形図で ある。

【図4】無信号区間検出回路部及び位相同期ループ回路の詳細を示すプロツク図である。

【図5】従来のデイジタル信号伝送回路を示すプロツク 図である。

#### 【符号の説明】

1、40……デイジタル信号伝送装置、2、41……変調部、7……IDFT演算回路、14……伝送路、20、50……復調部、26……DFT演算回路、42、55……バツフアメモリ回路、70……無信号区間検出回路、71……位相同期ループ回路、D1……入力データ、D5……実数部データ群、D6……虚数部データ群、D7……実数部時間系列データ群、D8……虚数部時間系列データ群、D40……無信号データ、S47……変調信号、D56……I軸時間領域データ群、D57……Q軸時間領域データ群、D60……実数部データ群、D61……虚数部データ群、S82……包絡波形信号、S83……タイミング信号。

【図1】




図1 実施例によるテイジタル信号伝送装置の変調部の構成




図2 各信号の様子

# [図3]




図3 実施例によるデイジタル信号伝送装置の復調部の構成





図4 無信号区間検出回路部及び位相同期ループ回路の詳細な回路構成

【図5】



**—92—** 

41.

| S43 | S45 | S47 | S0 | S47 | S11 | S11 | S12 | S11 |

Transfer of

d